KOREAN INTELLECTUAL PROPERTY OFFICE

별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

춬 번 10-2002-0058349

Application Number

Date of Application

2002년 09월 26일

SEP 26, 2002

출

원

삼성전자주식회사

SAMSUNG ELECTRONICS CO., LTD. Applicant(s)



2003 17 년



【서지사항】

특허출원서 【서류명】

【권리구분】 특허

특허청장 【수신처】

【참조번호】 0002

【제출일자】 2002.09.26

【발명의 명칭】 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트

장비 및 그 테스트 방법

Test apparatus having two test boards to one handler 【발명의 영문명칭】

and the test method

【출원인】

【명칭】 삼성전자 주식회사

【출원인코드】 1-1998-104271-3

【대리인】

【성명】 임창현

【대리인코드】 9-1998-000386-5

【포괄위임등록번호】 1999-007368-2

【대리인】

【성명】 권혁수

【대리인코드】 9-1999-000370-4 1999-056971-6

【포괄위임등록번호】

【발명자】

【성명의 국문표기】 방정호

【성명의 영문표기】 BANG, JEONG HO 550124-1148824 【주민등록번호】

【우편번호】 449-846

경기도 용인시 수지읍 풍덕천리 1168 진산마을 삼성5차아 【주소】

파트 513동4 01호

【국적】 KR

【발명자】

【성명의 국문표기】 신경선

【성명의 영문표기】 SHIN.KYEONG SEON 【주민등록번호】 591130-1341838

【우편번호】 437-120 【주소】 경기도 의왕시 포일동 441-2 삼호아파트 6동 201호 【국적】 KR 【발명자】 【성명의 국문표기】 김성옥 【성명의 영문표기】 KIM, SUNG OK 【주민등록번호】 721015-1627915 【우편번호】 330-260 【주소】 충청남도 천안시 신방동 897번지 두레현대아파트 204동 306호 【국적】 KR 【발명자】 【성명의 국문표기】 정애용 【성명의 영문표기】 CHUNG, AE YONG 【주민등록번호】 670816-1477911 【우편번호】 330-190 【주소】 충청남도 천안시 청수동 LG/SK 아파트 106동 1304호 【국적】 KR 【심사청구】 청구 【취지】 특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정 에 의한 출원심사 를 청구합니다. 대리인 임창현 (인) 대리인 권혁수 (인) 【수수료】 【기본출원료】 20 면 29.000 원 【가산출원료】 0 면 0 원 【우선권주장료】 건 0 0 원 【심사청구료】 6 항 301,000 원 【합계】 330,000 원

1. 요약서·명세서(도면)_1통

【첨부서류】

【요약서】

[요약]

하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트 장비 및 그 테스트 방법이 개시된다. 본 발명은 테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 것으로, 핸들러는 테스터에서 제공되는 테스트 사이클을 카운트하여 홀수번 신호와 짝수번 신호로 구분하여 발생하는 테스트 해드와, 다수개의 반도체 소자들이 제1 사이트와 제2 사이트에 나뉘어져 로딩되고 홀수번 신호 및 짝수번 신호에 응답하여 선택적으로 테스트되는 해드 보드를 포함한다. 따라서, 본 발명은 테스터에 하나의 핸들러를 연결하고 핸들러의 테스트 보드를 2개 이상의 사이트로 나누거나 테스트 보드를 2개 이상 구비하여 테스트 보드로 로딩된 반도체 소자들을 테스트하기 때문에 테스트 장비는 큰 용적을 차지하지 않는다. 그리고, 하나의 사이트 또는 하나의 테스트 보드의 반도체 소자들을 테스트하는 동안 다른 사이트 또는 다른 테스트 보드의 반도체 소자들을 테스트하는 동안 다른 사이트 또는 다른 테스트 보드의 반도체 소자들

【대표도】

도 2

【색인어】

핸들러, 테스트 보드, 테스트 아이들 시간, 용적

【명세서】

【발명의 명칭】

하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트 장비 및 그 테스트 방법 {Test apparatus having two test boards to one handler and the test method}

【도면의 간단한 설명】

도 1은 종래의 테스터와 핸들러 사이의 테스트 플로우를 나타내는 도면이다.

도 2는 본 발명의 제1 실시예에 따른 핸들러를 나타내는 도면이다.

도 3은 본 발명의 제2 실시예에 따른 핸들러를 나타내는 도면이다.

도 4는 본 발명의 제4 실시예에 따른 핸들러를 나타내는 도면이다.

도 5는 본 발명의 제5 실시예에 따른 핸들러를 나타내는 도면이다.

도 6은 본 발명에 따른 테스터와 핸들러 사이의 테스트 방법을 나타내는 플로우 다이어그램이다.

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

- 성의 테스트 보드를 갖는 테스트 장비 및 그 테스트 방법에 관한 것이다.
- ※ 반도체 소자는 공정이 끝난 후 웨이퍼 상태에서 패키지 형태로 조립되고 그 기능을 전기적으로 검사받게 된다. 이 때 사용되는 장비가 테스터와 핸들러이다. 테스터는 파 형 발생기, 전류/전압 발생기, 그리고 전류/전압 측정기 등을 내부에 장착하고 검사 프

로그램에 따라 반도체 소자의 전기적 기능을 검사하는 장치이다. 핸들러는 반도체 소자의의 전기적 기능 검사가 자동적으로 진행되도록 도와주는 일종의 로봇으로 반도체 소자의로딩 및 언로딩, 검사 결과에 따른 분류를 수행하는 자동화 장비이다. 테스트 스테이션은 테스터에서 전기적 기능 검사가 수행되는 장소를 말하고, 테스트 해드는 테스터에 핸들러를 붙일 수 있는 일종의 게이트를 말하다.

- 일반적으로, 테스터와 핸들러 해드 사이의 테스트 플로우는 도 1과 같이 도시된다. 도 1을 참조하면, 핸들러 해드(110)와 테스터(120) 사이에는 통신 인터페이스(130)을 통하여 신호 전송이 이루어진다. 핸들러 해드(110)에 칩 트레이되는 동안 테스터(120)는 아이들(idle) 상태에 있다(①). 칩에 소켓이 접속되면 핸들러 해드(110)는 테스트 시작신호를 테스터(120)로 전송한다(②). 테스터(120)는 테스트 시작 신호에 응답하여 칩의 전기적 기능을 테스트하고 테스트가 끝나면 테스트 끝 신호를 핸들러 해드(110)로 전송한다(③). 핸들러 해드(110)는 테스트 끝 신호에 응답하여 테스트된 칩을 양품과 불량품으로 소팅한다(④). 이 때 테스터는 아이들 상태에 있다.
- 이러한 테스터의 아이들 상태를 방지하기 위한 테스트 장비의 일예가 대한민국 공개특허공보 제2000-56000호에 개시되어 있다. 상기 56000호는 멀티 핸들러에 2개의 검사지점, 2개의 분류수단 및 2개의 적재레인을 구비하고 시분할 방식으로 검사 신호를 전송하여 전기적 기능 검사 동안 아이들(idle) 시간을 방지한다. 상기 56000호의 테스트 장비는 핸들러과 스테이션, 그리고 해드 보드 등을 모두 2개씩 구비하여 한 쪽의 핸들러부분에서 한개의 반도체 소자를 검사하는 동안 다른 쪽의 핸들러 부분에서 다른 반도체소자를 분류하고 새로운 반도체소자를 로딩하기 때문에, 테스트 장비의 용적율이 여전히 높게 나타나는 문제점이 있다.

1020020058349

<11> 따라서, 테스트 장비의 용적율을 줄이고 테스트 아이들 시간을 방지할 수 있는 테스트 장비가 요구된다.

【발명이 이루고자 하는 기술적 과제】

- <12> 본 발명의 목적은 테스트 장비의 용적율을 줄이고 테스트 아이들 시간을 방지할 수
 있는 테스트 장비를 제공하는 데 있다.
- <13> 본 발명의 다른 목적은 상기 테스트 장비의 테스트 방법을 제공하는 데 있다.
 【발명의 구성 및 작용】
- V기 목적을 달성하기 위하여, 본 발명의 제1 실시예는 테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 핸들러는 테스터에서 제공되는 테스트 사이클을 카운트하여 홀수번 신호와 짝수번 신호로 구분하여 발생하는 테스트 해드와, 다수개의 반도체 소자들이 제1 사이트와 제2 사이트에 나뉘어져 로딩되고 홀수번 신호 및 짝수번 신호에 응답하여 선택적으로 테스트되는 해드 보드를 포함한다.구비하는 것을 특징으로 하는 테스트 장비.
- 상기 목적을 달성하기 위하여, 본 발명의 제2 실시예에 따른 핸들러는 테스터에서 제공되는 테스트 사이클을 카운트하여 홀수번 신호와 짝수번 신호로 구분하여 발생하는 테스트 해드와, 다수개의 반도체 소자들이 로딩되고 홀수번 신호에 응답하여 테스트되는 제1 해드 보드와, 그리고 다수개의 반도체 소자들이 로딩되고 짝수번 신호에 응답하여 테스트되는 제2 해드 보드를 포함한다.
- <16> 상기 목적을 달성하기 위하여, 본 발명의 제3 실시예에 따른 핸들러는 전원 전압과 선택적으로 단락되는 퓨즈들을 내장하여 제1 선택 신호와 제2 선택 신호를 선택적으로

1020020058349

발생하는 테스트 해드와, 다수개의 반도체 소자들이 제1 사이트와 제2 사이트에 나뉘어 져 로딩되고 제1 선택 신호 및 제2 선택 신호에 응답하여 선택적으로 테스트되는 해드 보드를 포함한다.

- <17> 상기 목적을 달성하기 위하여, 본 발명의 제4 실시예에 따른 핸들러는 전원 전압과 선택적으로 단락되는 퓨즈들을 내장하여 제1 선택 신호와 제2 선택 신호를 선택적으로 발생하는 테스트 해드와, 다수개의 반도체 소자들이 로딩되고 제1 선택 신호에 응답하여 테스트되는 제1 해드 보드와, 그리고 다수개의 반도체 소자들이 로딩되고 제2 선택 신호 에 응답하여 테스트되는 제2 해드 보드를 포함한다.
- V기 다른 목적을 달성하기 위하여, 본 발명의 제1 실시예에 의한 테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비의 테스트 방법은 핸들러의 2개 이상의 사이트들로 반도체 소자들을 로딩하는 단계와, 핸들러가 테스터로 테스트 요구 신호를 전송하는 단계와, 테스터는 테스트 요구 신호 수신과 함께 핸들러로 반도체 소자들이 풀 사이트인지 묻는 단계와, 핸들러는 테스터의 테스트 클럭 신호를 카운터하여 사이트들을 선택하는 사이트 선택 신호들을 발생하는 단계와, 사이트 선택 신호에 응답하여 해당 사이트의 반도체 소자들을 테스트하는 단계와, 그리고,선택된 사이트의 테스트 결과에 따라 반도체 소자들을 분류하고 사이트 선택 신호에 응답하여 다른 사이트를 선택하는 단계를 포함한다.
- <19> 상기 다른 목적을 달성하기 위하여, 본 발명의 제2 실시예에 따른 테스트 장비의 테스트 방법은 핸들러의 2개 이상의 사이트들로 반도체 소자들을 로딩하는 단계와, 핸들러가 테스터로 테스트 요구 신호를 전송하는 단계와, 테스터는 테스트 요구 신호 수신과함께 핸들러로 반도체 소자들이 풀 사이트인지 묻는 단계와, 핸들러는 내장된 퓨즈들을

ί.

전원 전압과 선택적으로 단락시켜 사이트들을 선택하는 사이트 선택 신호들을 발생하는 단계와, 사이트 선택 신호에 응답하여 해당 사이트의 반도체 소자들을 테스트하는 단계와, 선택된 사이트의 테스트 결과에 따라 반도체 소자들을 분류하고 사이트 선택 신호에 응답하여 다른 사이트를 선택하는 단계를 포함한다.

- (20) 따라서, 본 발명에 의하면 테스터에 하나의 핸들러를 연결하고 핸들러의 테스트 보드를 2개 이상의 사이트로 나누거나 테스트 보드를 2개 이상 구비하여, 테스트 보드로로당된 반도체 소자들을 테스트하기 때문에 테스트 장비는 큰 용적을 차지하지 않는다. 그리고, 하나의 사이트 또는 하나의 테스트 보드의 반도체 소자들을 테스트하는 동안 다른 사이트 또는 다른 테스트 보드의 반도체 소자들을 테스트 결과에 따라 소팅할 수 있기 때문에 테스트 아이들 시간 없이 테스트 가능하다.
- 도 2는 본 발명의 일실시예에 따른 핸들러의 일부분을 나타내는 도면이다. 이를 참조하면, 핸들러 부분(200)는 테스터와 연결되고 로딩되는 다수개의 반도체 소자들을 테스트하는 데, 해드부(210)와 횡보드부(220)를 포함한다. 해드부(210)는 테스터에서 제공되는 테스트 클럭(TCLK) 사이클을 카운터하여 홀수번 신호(ODD)와 짝수번 신호(EVEN)로구분하여 발생하는 카운터(212)를 포함한다. 횡보드부(220)는 다수개의 반도체 소자들이로딩되는 데, 제1 사이트(222)와 제2 사이트(224)로 구분되어 로딩된다. 제1 사이트(222)와 제2 사이트(224)로 구분되어 로딩된다. 횡보드부(220)의 제1 사이트(224)는 횡보드부(220)를 너비 방향으로 나누어 구분된다. 횡보드부(220)의 제1 사이트(222)로 로딩되는 반도체 소자들은 홀수번 신호(ODD)에 응답하여 테스트되고, 횡보드부(220)의 제2 사이트(224)로 로딩되는 반도체 소자들은 짝수번 신호(EVEN)에 응답하여 테스트된다.

이에 따라, 본 발명의 핸들러 부분을 포함하는 테스트 장비는 횡보드부(220)의 제1 사이트(222)에 있는 반도체 소자들을 테스트하는 동안 횡보드부(220)의 제2 사이트(224)에 있는 테스트된 반도체 소자들을 소팅하거나 새로운 반도체 소자들을 로딩할 수 있기때문에, 테스트 아이들 시간 없이 연속적으로 테스트 가능하다. 그리고, 2 영역으로 나누어진 보드를 갖는 핸들러 하나가 테스터기와 연결되기 때문에 테스트 장비의 용적이 커지지 않는다.

본 실시예에서는 횡보드부(220)가 제1 사이트(222)와 제2 사이트(224)로 2 영역으로 구분되는 예에 대하여 기술하고 있으나 2 영역 이상의 영역으로 구분될 수 있음은 물론이다. 이에 따라 테스트 해드(210)는 테스터기의 테스트 사이클을 카운터하여 발생시키는 홀수번 신호(ODD) 및 짝수번 신호(EVEN) 이외에 테스트 클럭(TCLK)을 분주시켜 다양한 타이밍 신호를 발생시킬 수 있음 또한 물론이다.

도 3은 본 발명의 제2 실시예에 따른 핸들러 부분을 나타내는 도면이다. 이를 참조하면, 핸들러 부분(300)은 테스트 해드(310), 제1 테스트 보드(320) 및 제2 테스트 보드(330)를 포함한다. 테스트 해드(310)는 도 2의 테스트 해드(210)과 동일하며, 테스터기의 테스트 클럭(TCLK) 사이클을 카운터하여 홀수번 신호(ODD)와 짝수번 신호(EVEN)를 발생하는 카운터(312)를 포함한다. 제1 테스트 보드(320)와 제2 테스트 보드(330)에는 도 2의 횡보드부(220)와는 달리 분리되어 있으며 다수개의 반도체 소자들이로당된다. 제1 테스트 보드(320)는 홀수번 신호(ODD)에 응답하여, 그리고 제2 테스트 보드(330)는 짝수번 신호(EVEN)에 응답하여 반도체 소자들을 테스트한다.

<25> 도 4는 본 발명의 제3 실시예에 따른 핸들러 부분을 나타내는 도면이다. 이를 참조하면, 핸들러 부분(400)은 테스트 해드(410)와 종보드부(420)를 포함한다. 테스트 해드

(410)는 퓨즈부(412)를 구비하여 내부 퓨즈의 단락 여부에 따라 선택적으로 전원 전압 (VCC)을 제1 선택 신호(FS1) 또는 제2 선택 신호(FS2)와 연결시킨다. 종보드부(420)는 도 2의 횡보드부(220)와 마찬가지로 제1 및 제2 사이트(422, 424)로 나뉘어져, 제1 사이트(422)로 로딩되는 반도체 소자들은 제1 선택 신호(FS1)에 응답하여 테스트되고 제2 사이트(424)로 로딩되는 반도체 소자들은 제2 선택 신호(FS2)에 응답하여 테스트된다.

- 본 실시예에서는 종보드부(420)를 2개의 사이트로 구분하여 테스트하는 예에 대하여 기술하고 있지만, 2개 이상의 여러개의 사이트로 구분하여 테스트할 수 있음은 물론이다. 이에 따라 퓨즈부 내에 여러개의 퓨즈들을 구비하여 다양한 선택 신호들을 발생시키고 선택적으로 해당 사이트의 반도체 소자들을 테스트할 수 있다.
- <27> 도 5는 본 발명의 제4 실시예에 따른 핸들러 부분을 나타내는 도면이다. 이를 참조하면, 핸들러 부분(500)은 테스트 해드(510), 제1 테스트 보드(520), 그리고 제2 테스트 보드(530)를 포함한다. 테스트 해드(510)는 도 4와 마찬가지로 퓨즈부(512) 내 퓨즈의 단락 여부에 따라 선택적으로 제1 선택 신호(FS1) 또는 제2 선택 신호(FS2)를 발생시킨다. 제1 테스트 보드(520)에 로딩된 반도체 소자들은 제1 선택 신호(FS1)에 응답하여, 그리고 제2 테스트 보드(530)에 로딩된 반도체 소자들은 제2 선택 신호(FS2)에 응답하여 테스트된다.
- 도 6은 본 발명에 따른 테스터와 핸들러 사이의 테스트 플로우를 나타내는 도면이다. 이를 참조하면, 핸들러의 A 사이트와 B 사이트로 각각 반도체 소자들이 로딩되고 (602, 604), 핸들러는 테스트 요구 신호(SRQ)를 테스터로 전송한다(606). 테스터는 테스터 요구 신호(SRQ)를 수신한 후(608), 핸들러의 A 사이트와 B 사이트 모두 풀 사이트 (Fullsite)로 반도체 소자들이 로딩이 되었는 지를 핸들러에게 묻는다(610). 핸들러는

풀 사이트임을 수신하고(606), A 사이트 또는 B 사이트를 선택하여(614), 선택된 사이트의 소켓을 연결한다(616). 선택된 사이트의 DUT 상태 응답(618)에 따라 테스터는 DUT 상태를 수신하고(620), DUT를 테스트하고(622, 624), 그 테스트 결과를 처리한다(626). 핸들러는 테스트 결과(BIN)를 수신하여(628) 선택된 사이트의 양품과 불량품을 소팅하고 동시에 다른 사이트를 선택한다(630). 이 후, 핸들러는 다른 사이트를 테스트하기 위하여 테스터로 테스트 요구 신호(SRQ)를 전송하며 일련의 테스트 과정(600)을 반복한다.

<29> 이상에서, 본 발명은 실시예들을 들어 기술하였지만 이는 예시적인 것에 불과하며 본 발명의 기술적 사상 및 범위를 제한하거나 한정하는 것은 아니다. 즉, 본 발명의 실 시예에서는 테스트 보드를 2개의 사이트로 구분하거나 2개의 테스트 보드를 사용하는 예 에 대하여 기술하고 있으나, 이는 예시적인 것이며 이와는 달리 2개 이상의 사이트로 또 는 2개 이상의 보드를 사용할 수 있음은 물론이다. 그러므로, 본 발명의 기술적 사상 및 범위를 벗어나지 않는 한도 내에서 다양한 변화 및 변경이 가능하다.

【발명의 효과】

١

상술한 본 발명은 테스터에 하나의 핸들러를 연결하고 핸들러의 테스트 보드를 2개이상의 사이트로 나누거나 테스트 보드를 2개이상 구비하여, 테스트 보드로 로딩된 반도체 소자들을 테스트하기 때문에 테스트 장비는 큰 용적을 차지하지않는다. 그리고, 하나의 사이트 또는 하나의 테스트 보드의 반도체 소자들을 테스트하는 동안 다른 사이트 또는 다른 테스트 보드의 반도체 소자들을 테스트 결과에 따라 소팅할수 있기 때문에 테스트 아이들 시간 없이 테스트 가능하다.

【특허청구범위】

【청구항 1】

١.

테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 상기 핸들러는

상기 테스터에서 제공되는 테스트 사이클을 카운트하여 홀수번 신호와 짝수번 신호로 구분하여 발생하는 테스트 해드; 및

상기 다수개의 반도체 소자들이 제1 사이트와 제2 사이트에 나뉘어져 로딩되고 상기 홀수번 신호 및 상기 짝수번 신호에 응답하여 선택적으로 테스트되는 해드 보드를 구비하는 것을 특징으로 하는 테스트 장비.

【청구항 2】

테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 상기 핸들러는

상기 테스터에서 제공되는 테스트 사이클을 카운트하여 홀수번 신호와 짝수번 신호로 구분하여 발생하는 테스트 해드;

상기 다수개의 반도체 소자들이 로딩되고 상기 홀수번 신호에 응답하여 테스트되는 제1 해드 보드; 및

상기 다수개의 반도체 소자들이 로딩되고 상기 짝수번 신호에 응답하여 테스트되는 제2 해드 보드를 구비하는 것을 특징으로 하는 테스트 장비.

【청구항 3】

테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 상기 핸들러는

전원 전압과 선택적으로 단락되는 퓨즈들을 내장하여 제1 선택 신호와 제2 선택 신호를 선택적으로 발생하는 테스트 해드; 및

상기 다수개의 반도체 소자들이 제1 사이트와 제2 사이트에 나뉘어져 로딩되고 상기 제1 선택 신호 및 제2 선택 신호에 응답하여 선택적으로 테스트되는 해드 보드를 구비하는 것을 특징으로 하는 테스트 장비.

【청구항 4】

테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 상기 핸들러는

전원 전압과 선택적으로 단락되는 퓨즈들을 내장하여 제1 선택 신호와 제2 선택 신호를 선택적으로 발생하는 테스트 해드;

상기 다수개의 반도체 소자들이 로딩되고 상기 제1 선택 신호에 응답하여 테스트되는 제1 해드 보드; 및

상기 다수개의 반도체 소자들이 로딩되고 상기 제2 선택 신호에 응답하여 테스트되는 제2 해드 보드를 구비하는 것을 특징으로 하는 테스트 장비.

【청구항 5】

테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 상기 테스트 장비의 테스트 방법은 상기 핸들러의 2개 이상의 사이트들로 상기 반도체 소자들을 로딩하는 단계;

상기 핸들러가 상기 테스터로 테스트 요구 신호를 전송하는 단계;

상기 테스터는 상기 테스트 요구 신호 수신과 함께 상기 핸들러로 상기 반도체 소자들이 풀 사이트인지 묻는 단계;

상기 핸들러는 상기 테스터의 테스트 클럭 신호를 카운터하여 상기 사이트들을 선택하는 사이트 선택 신호들을 발생하는 단계;

상기 사이트 선택 신호에 응답하여 해당 사이트의 상기 반도체 소자들을 테스트하는 단계; 및

상기 선택된 사이트의 테스트 결과에 따라 상기 반도체 소자들을 분류하고 상기 사이트 선택 신호에 응답하여 다른 사이트를 선택하는 단계를 구비하는 것을 특징으로 하는 테스트 방법.

【청구항 6】

테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 테스트 장비에 있어서, 상기 테스트 장비의 테스트 방법은

상기 핸들러의 2개 이상의 사이트들로 상기 반도체 소자들을 로딩하는 단계;

상기 핸들러가 상기 테스터로 테스트 요구 신호를 전송하는 단계;

상기 테스터는 상기 테스트 요구 신호 수신과 함께 상기 핸들러로 상기 반도체 소자들이 풀 사이트인지 묻는 단계;


상기 핸들러는 내장된 퓨즈들을 전원 전압과 선택적으로 단락시켜 상기 사이트들을 선택하는 사이트 선택 신호들을 발생하는 단계;

상기 사이트 선택 신호에 응답하여 해당 사이트의 상기 반도체 소자들을 테스트하는 단계; 및


상기 선택된 사이트의 테스트 결과에 따라 상기 반도체 소자들을 분류하고 상기 사이트 선택 신호에 응답하여 다른 사이트를 선택하는 단계를 구비하는 것을 특징으로 하는 테스트 방법.




【도면】



















1020020058349





[도 6]

